xyz

Altium Designer 18.1.5.160 電路設計 英文/簡體/繁體中文版

內容說明:
Xilinx Vivado Design Suite 2018.1 系統單晶片設計套件 英文版【３片裝】


軟體名稱: Xilinx Vivado Design Suite 2018.1
語系版本: 英文版
光碟片數: ３片裝(單面雙層 DVD)
保護種類: 授權檔 破解說明: 見最底下
系統支援: 適用 64 位元的 Windows 7/8/8.1/10
硬體需求: PC 軟體類型: 系統單晶片設計套件
更新日期: 2018.04.20
軟體發行: Xilinx(A.MPED) 軟體簡介: (以官方網站為準)
-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=
Vivado Design Suite 版本，提供全新的 UltraFast 設計方法 、加強型隨插即用
IP 的配置、整合與驗證功能，以及局部重新配置 (Partial Reconfiguration) 功
能。VivadoR 設計套件與賽靈思的 All Programmable 元件進行了協同最佳化，是
可編程業界唯一一款 SoC 加強型設計套件，能夠解決系統級整合、 建置與執行的
生產力瓶頸。

自動支援最新 UltraFast 設計方法
為了加速設計週期並提高其可預測性，Vivado Design Suite 版本包含 UltraFast
設計方法內建的自動化關鍵功能，其中設計規則檢查 (DRC)可在整個設計週期中為
工程師引導設計作業，並有硬體描述語言及規範樣式，帶來最佳品質的設計結果。

Vivado Design Suite 透過加強 IP 整合讓套件更簡單易用，並提供超過 230 個
LogiCORE 和 SmartCORE IP 核心。這次版本升級可讓設計和賽靈思的 IP 都可做
到整個系統的協同最佳化。例如設計人員現在可以在他們的整個設計中與Ethernet
MAC 或 PCIeR 等互聯 IP 分享時脈資源。IP 的升級也可以針對 IP 內的收發器除
錯連結埠 (Debug Port) 進行簡易的高層次存取。在 Vivado 邏輯分析器加入全新
功能後，設計人員則可對運行中的 AXI 系統進行完整的讀取與寫入作業；更可以
進行硬體除錯，運用先進的觸發功能偵測和擷取複雜的事件。